xmp和jedec都差不多
jdeec当前世界上唯一取得IT行业和内存行业认可的内存规范标准制定机构是JEDEC。这个JEDEC的英文全称是Joint Electron Device Engineering Council，中文全称是电子器件工程联合委员会，内存的规范标准就是由JEDEC下面的固态技术委员会（Solid State Technology Association）制定的。这个内存标准规定了各种速度的内存标准，标准的内容适合内存专业人士阅读。
严格讲，XMP不能称为内存标准。因为XMP是Intel定义的一种SPD扩展内存预置文件规范。
DDR5内存目前有标准了没，什么样标准的内存才算是真正的DDR5？
内存没有国标，只有一个国际行业标准，是有 JEDEC 这个组织发布的，你直接在去就能看到，下载需要付费，以 DDR5 SDRAM 标准为例，下载需要自支付369美元，会员企业可以免费下载
DDR内存和DIMM是什么关系？
2017年6月，负责计算机内存技术标准的组织JEDEC宣称，下一代内存标准DDR5将亮相，并预计在2018年完成最终的标准制定。
2017年9月22日，Rambus宣布在实验室中实现完整功能的DDR5 DIMM芯片，预期将在2019年开始量产。
2018年10月，Cadence和美光公布了自己的DDR5内存研发进度，两家厂商已经开始研发16GB DDR5产品，并计划在2019年年底之前实现量产目标。
2020年7月，JEDEC协会正式公布了DDR5标准，起步4800MHz，未来可以达到6400MHz。
2020年10月，韩国存储巨头SK海力士宣布，正式发布全球第一款DDR5内存。
2021年1月，嘉合劲威率先布局DDR5内存模组 。
2021年2月，阿斯加特发布首款DDR5
DDR5 SDRAM的主要特性是芯片容量，而不仅仅是更高的性能和更低的功耗。DDR5预计将带来4266至6400 MT / s的I / O速度，电源电压降至1.1 V，允许的波动范围为3%（即±0.033V）。每个模块使用两个独立的32/40位通道（不使用/或使用ECC）。此外，DDR5将具有改进的命令总线效率（因为通道将具有其自己的7位地址（添加）/命令（Cmd）总线），更好的刷新方案以及增加的存储体组以获得额外的性能
行业标准与协会标准哪个优先使用?
DDR(Double Data Rate)：双数据速率；
DIMM(Dual In-line Memory Module)：双面引脚内存；
就象我们越来越熟悉Rambus和PC133一样，一个新的名词DDR出现在我们面前。我们经常被问到："什么是DDR？"简单的回答就是"双数据速率同步DRAM。它以两倍的速度传输数据。"那么，它意味着什么呢？
DDR的历史
在1997年，我们在JEDEC存储器会议上第一次看到了配备DDR内存的PC。那时，DDR内存只由Samsung制造和推广。主板上的芯片组是DDR可选的VIA M3。其数据传输速率是150Mhz。不幸的是，此主板只工作了两个小时。
虽然第一块带有DDR内存的主板工作的并不很好，但是它给了半导体界足够的信心去继续发展DDR的商业产品。DDR存储器协会和任务组的目的就是继续优化DDR存储器结构。同时，Rambus内存也在此时出现来参与竞争。
什么是DDR？
DDR非常类似常规的同步DRAM，不象Rambus是基于数据包概念工作的。普通的同步DRAM（我们称之为SDR）是从标准DRAM演化而来的。
标准DRAM接收两个字的地址命令。它以复用方式节省输入管脚。第一个地址字由行地址选通信号（RAS）存贮在DRAM芯片中。随后是列地址选通信号（CAS）以存贮第二个地址字。紧接着Ras和Cas选通，所存储的数据就可以被读取了。
SDRAM将时钟加入到标准DRAM的之中。它的Ras 、Cas和数据有效都发生在每个时钟周期的上升沿。由于时针周期，数据的位置和其它的信号都可以被预测。因此，数据读取指针就可以被非常精确的定位。因为数据的有效窗口很容易被预知，所以内存也被分为四个存储体以便内部单元预充电和预读取。同时，它还可以用突发模式进行连续地址读取而不必重复Ras选通信号。只需用连续的Cas选通信号就可以把同一行中的数据顺序读出。
除了数据在时钟的上升沿和下降沿都可以读取以外，DDR内存的工作模式与SDR很相似。因此，单一时钟频率可以使数据传输的速率两倍于时钟频率。新一代的DDR内存将工作在200 Mhz和266 Mhz的数据速率。
DDR DRAM的设计
第一代的DDR内存（通常称为DDR 1）有很多新特性。
它的标准是4个内部存储体以减少时延（随机存取访问的建立时间）。
它的双数据传输结构是2倍的预读取设计，可以在每个时钟周期内传输2 个数据字。
DQS指针在读周期由DDR发送，而在写周期由控制器发送，它应用于对齐数据。输入输出数据均参照DQS信号。
DDR DRAM以差动时钟信号工作，以使噪音干扰最小。
突发（连续数据输出）模式可以被编程为2、4或8个突发长度。
芯片中包括一个DLL（数据琐向环）以帮助锁定和调整内部时钟。
I/O接口工作在2.5V的SSTL-2 Class Ⅱ及Vref参考电压。
一些早期的DDR产品工作在3.3V的VDD电压，当低电压技术成熟时，它最终将改变成2.5V，以达到节能的目的。
机械封装
标准的DDR SDRAM使用66pin 400mil TSOP封装，类似于标准SDRAM封装。管脚间距为0.65mm。这使得它可以适用于常规的PCB装配板，而无需特殊的组装设备。64Mbit芯片、128 Mbit芯片、256 Mbit芯片和512 Mbit堆积式芯片是管脚兼容设计，这样可方便地应用统一的DIMM PCB。
DDR模块和选项
标准的DDR内存条是184 pin DIMM。它很象标准的168 pin SDRAM DIMM，只是用了一个凹槽而不是SDR上的2个凹槽。组件的长度也是5.25英寸以节省宝贵的主板空间。
标准化协会定义了两种不同配置的DDR内存条。第一种是无缓冲DDR DIMM，它成本低，可应用在PC和Internet设备上。第二种是缓冲DDR DIMM，它将板上PLL与缓存结合在一起，应用于较高存储密度的服务器应用。
DDR的设计中还包括了可用于内存条上FET开关的可选控制信号。这种设计用于高存储密度工作站中存储器输出的噪声隔离。
工业标准也规定了贮存在EEPROM芯片中的特定的SPD。
将来会出现支持特殊市场的200针SODIMM模块和232针模块，无论怎样，基本特点和功能是相同的。
DDR的价格
谈到价格，DDR在开始阶段会比SDR高10%~15%，然而，由于几乎相同的晶片(DIE)尺寸和结构，很快就会实现价格齐平。我们会发现存储器厂商会将 DDR和SDR设计 在相同的晶片上 。那时，价格差异将非常小。
至于DDR模块，由于无需特殊的组装与测试设备，184针非缓冲模块的出厂价和销售价都会相对较低，额外售价会对缓冲模块和特殊配置模块收取。
结语
由于DDR是具有突出性能和低价格的演进产品，计算机行业会很快采用它。从今夏至2003年，它都会在业界盛行，直至下一代存储器出现。
通常，首选GB
再者行业标准--有执行力、约束力
协会标准--只能作为参考。
以上是国内情况
国外要加以区别--基本上两者是同一标准。
以上就是关于xmp和jedec哪个好全部的内容，如果了解更多相关内容，可以关注我们，你们的支持是我们更新的动力！
