PCIE，即peripheral component interconnect express的缩写，是一种高速串行计算机扩展总线标准。PCIE属于高速串行点对点双通道高带宽传输，所连接的设备分配独享通道带宽，不共享总线带宽。
PCIE设备通过称为互连或链路的逻辑连接进行通信。链路是两个PCI Express端口之间的点对点通信通道，允许它们发送和接收普通PCI请求和中断。PCIE使用共享并行总线架构，其中PCI主机和所有设备共享一组通用的地址，数据和控制线。
扩展资料：
PCIE的布线规则
1、从金手指边缘到PCIE芯片管脚的走线长度应限制在4英寸（约100MM）以内。
2、PCIE的PERP/N，PETP/N，PECKP/N是三个差分对线，注意保护（差分对之间的距离、差分对和所有非PCIE信号的距离是20MIL，以减少有害串扰的影响和电磁干扰（EMI）的影响。
3、差分对中2条走线的长度差最多5MIL。2条走线的每一部分都要求长度匹配。差分线的线宽7MIL，差分对中2条走线的间距是7MIL。
4、当PCIE信号对走线换层时，应在靠近信号对过孔处放置地信号过孔，每对信号建议置1到3个地信号过孔。PCIE差分对采用25/14的过孔，并且两个过孔必须放置的相互对称。
5、PCIE需要在发射端和接收端之间交流耦合，差分对的两个交流耦合电容必须有相同的封装尺寸，位置要对称且要摆放在靠近金手指这边，电容值推荐为0.1uF。
参考资料来源：百度百科-pcie
用太多pcie的设备会影响显卡性能吗？
PCIe和SATA的区别如下：
1、接口类型不同：
SATA（串行ATA）是SSD使用的一种连接接口，用于与系统进行数据通信。它创建于2003年，这意味着它有很多时间将自己巩固为当今最广泛使用的连接类型之一。
PCIe（Peripheral Component Interconnect Express）可以视为与主板更直接的数据连接。它通常用于显卡等设备，这些设备也需要极快的数据连接。
2、速率不同：
SATA 3.0是最流行的SSD形式，其理论传输速度为6 Gb / s（750 MB / s）。但是由于在编码传输数据时出现了一些物理偏差，它实际上具有4.8 Gb / s（600 MB / s）的实际传输速度。
PCIe 3.0的有效传输速度为每通道985 MB / s，由于PCIe设备可支持1x，4x，8x或16x通道，因此您可以将潜在的传输速度提高到15.76 GB / s。
3、接口协议不同：
接口有AHCI协议与NVMe协议，AHCI较旧，专为HDD和SATA而设计，这意味着使用AHCI的PCIe SSD可能无法发挥其最大潜力。NVMe专为与PCIe配合使用而设计，因此性能更佳。
参考资料来源：百度百科-SATA
参考资料来源：百度百科-pcie
pcie来电自启动
如果用的PCIe设备影响到了显卡那条插槽的带宽，即有可能会影响显卡性能的发挥。
一般用M.2硬盘、外置的网卡、声卡、采集卡等设备，基本上不会影响到显卡插槽的带宽，也就不会影响显卡性能。
PCIE配置
亲您好，PCIe电源自启动（PES）是PCIe设备的关键功能，用于使PCIe设备能够自主启动，并持续供电以保持运行状态。
PES的工作原理是：当PCIe设备接入电源时，内部的检测电路会激活PCIe设备的PCIe电源自动检测器。这个检测器将检测出PCIe设备的服务电源是否达到规定的电压水平，如果达到，则检测器就会向PCIe设备发出一个电源良好信号，以告知PCIe设备可以启动。
当PCIe设备检测到电源良好信号时，将会启动PCIe设备的供电接口。这样，PCIe设备就可以从电源中获得足够的电流，使其能够正常工作。
下表列举了各代PCIE的性能，可见 PCIE总的传输速率 = lane数 * 单lane带宽 PCIe和PCI最大的改变是由并行转为串行，并通过差分信号传输。 BAR(baseAddress Register) DW（32bit） PCIe属于封装分层协议，数据报文在Device Core产生之后，在分别经过事务层(Transaction Layer)、数据链路层(Data link Layer)、物理层(Physical Layer)之后会依次被增加ECRC，Sequence Number，LCRC，Start，END等数据块。在PCIe总线中，存储器写请求TLP使用Posted数据传送方式。而其他与存储器和I/O相关的报文都使用Split方式进行数据传送，这些请求报文需要完成报文，通知发送端之前的数据请求报文已经被处理完毕。存储器读写请求TLP使用地址路由方式进行数据传递，在这类TLP头中包含Address字段，Address字段具有两种地址格式，分别是32位和64位地址。在存储器读写和I/O读写请求的第3和第4个双字中，存放TLP的32或者64位地址。存储器、I/O和原子操作读写请求使用的TLP头较为类似。 在PCIe总线中，有些TLP含有Data Payload，如存储器写请求、存储器读完成TLP等。在PCIe总线中，TLP含有的Data Payload大小与 Max_Payload_Size 、 Max_Read_Request_Size 和RCB参数相关。 RC （PCI Express root complex) ,在RC模式时，使用PCIE类型1配置头 EP （endpoint device)工作方式，在EP模式时，使用PCIE类型0配置头 PCIe总线规定在TLP报文中，数据有效负载的最大值为4KB，但是PCIe设备并不一定能够发送这么大的数据报文。PCIe设备含有“Max_Payload_Size”和“Max_Payload_SizeSupported”参数，这两个参数分别在Device Capability寄存器和Device Control寄存器中定义。 而Max_Payload_Size参数的大小与PCIe链路的传送效率成正比，该参数越大，PCIe链路带宽的利用率越高，该参数越小，PCIe链路带宽的利用率越低。 Max_Read_Request_Size参数在Device Control寄存器中定义。该参数与存储器读请求TLP的Length字段相关，其中Length字段不能大于Max_Read_Request_Size参数。在存储器读请求TLP中，Length字段表示需要从目标设备读取多少数据。 值得注意的是，Max_Read_Request_Size参数与Max_Payload_Size参数间没有直接联系，Max_Payload_Size参数仅与存储器写请求和存储器读完成报文相关。 在PCI总线中，所有需要提交中断请求的设备，必须能够通过INTx引脚提交中断请求，而MSI机制是一个可选机制。而在PCIe总线中，PCIe设备必须支持MSI或者MSI-X中断请求机制，而可以不支持INTx中断消息。在PCIe总线中，MSI和MSI-X中断机制使用存储器写请求TLP向处理器提交中断请求。 与Legacy中断方式相比，PCIe设备使用MSI或者MSI-X中断机制，可以消除INTx这个边带信号，而且可以更加合理地处理PCIe总线的“序”。目前绝大多数PCIe设备使用MSI或者MSI-X中断机制提交中断请求。 1、驱动程序向操作系统申请一片物理连续的内存 2、主机向该地址写入数据； 3、主机将这个内存的物理地址告诉FPGA； 4、FPGA向主机发起读TLP请求—连续发出多个读请求； 5、主机向FPGA返回CPLD包—连续返回多个CPLD； 6、FPGA取出CPLD包中的有效数据； 7、FPGA发送完数据后通过中断等形式通知主机DMA完成； 1、驱动程序向操作系统申请一片物理连续的内存； 2、主机将这个内存的物理地址告诉FPGA； 3、FPGA向主机发起写TLP请求，并将数据放入TLP包中—连续发出多个写请求； 4、FPGA发送完数据后通过中断等形式通知主机DMA完成； 5、主机从内存中获取数据； 参考下文： https://blog.csdn.net/eagle217/article/details/81736822DMA Subsysterm for PCIe用了一系列的descriptors，这些descriptors组成了一个链接列表。它们用来指明DMA transfers的源地址。目的地址以及DMA transfer的长度。他们由驱动程序产生。并且存储在host 内存中。DMA中的控制器会发起抓取descriptor lists来完成初始化并开始执行DMA操作。描述符的结构如下： 每个DMA通道都会有自己的descriptors列表。DMA读取到一个descriptor之后会提取其中的src_addr与Dst_addr，然后根据这些地址来完成memory transfer。完成当前descriptor对应的transfer之后。DMA 通道会根据当前descriptor的Nxt_addr来抓取下一个descriptor。而且descriptor中的Nxt_adj记录了列表中还剩下未完成的descriptor的个数。一旦为0，那么当前descriptor的control字段中的STOP位会置高。DMA就会停止抓取descriptor。 DMA channel在在每次的抓取descriptor的请求中都会尽可能抓取最多的descriptors。这个数目被MRRS限制。也被descriptors buffer的容量限制
以上就是关于什么是PCIE？全部的内容，如果了解更多相关内容，可以关注我们，你们的支持是我们更新的动力！
